

# Les trois éléments clés d'une solution à base de circuits en carbure de silicium SiC

Après la croissance rapide du nombre de circuits fabriqués en carbure de silicium (SiC), le prochain défi du marché est la simplification de leur processus de conception. Car les concepteurs de systèmes de puissance ont besoin de solutions fondées sur des boîtiers de puissance robustes, à faible inductance et avec des drivers de grille sophistiqués capables de prendre en charge, protéger et régler avec précision les paramètres système. Examen détaillé de de ces trois aspects clés par Microchip.

**M**aillons les plus critiques de la chaîne de puissance, les circuits en technologie MOSFET SiC doivent faire preuve de robustesse dans plusieurs domaines clés, dans lesquels ils sont traditionnellement vulnérables. Comme les MOSFET sur silicium, ils ont été confrontés à ces problèmes de défauts extrinsèques que sont les impuretés, les états de charge et autres imperfections du matériau à proximité de l'interface oxyde-semi-conducteur. Ce qui provoque toute une série d'instabilités et de dégradations. Pour éliminer ces problèmes, il faut que les MOSFET SiC de production présentent une tension de seuil stable, un oxyde de grille fiable, une diode intrinsèque robuste et une bonne résistance aux conditions d'avalanche. Chacun de ces attributs doit être validé par des tests de qualification, car la stabilité paramétrique et la durée de vie peuvent varier considérablement d'un fournisseur à l'autre.

Pour tester la stabilité de la tension de seuil ( $V_{th}$ ) d'un MOSFET SiC, on applique en général des contraintes de polarisation de grille à haute température, positives (p-HTGB) et négatives (n-HTGB), à un nombre statistiquement significatif de dispositifs, et on compare ensuite la  $V_{th}$  de la population avant et après les contraintes. A titre d'exemple, les tests p- et n-HTGB ont été réalisés sur des populations indépendantes de soixante-quatre MOSFET SiC 1200V pendant 1 000 heures. La variation moyenne de  $V_{th}$  observée a été de

## AUTEUR



Kevin Speer,  
pour Microchip  
Technology.

+ 59,6 mV après p-HTGB et de -22,8mV après n-HTGB. À ce niveau de stabilité, les concepteurs disposent d'une tension de seuil prévisible sur laquelle se baser pour faire des choix de conception plus précis et à plus long terme.

### ● Axe n°1 : la robustesse et la fiabilité

Des oxydes de grille très fiables sont aussi essentiels pour toutes les applications, notamment celles qui nécessitent une longue durée de vie. Pour déterminer la fiabilité de l'oxyde de grille du MOSFET SiC considéré, des mesures de charge de rupture (QBD) ont été réalisées sur trois populations de MOSFET SiC 1200V. Toutes les défaillances observées étaient intrinsèques, ce qui indique un niveau élevé de maturité du processus. Le taux de défaillance dans le temps (FIT ou nombre de défaillance par milliard de dispositifs x heures) et le temps moyen avant défaillance (MTTF) ont été calculés en utilisant une population plus importante de 192 circuits. Pour le p-HTGB, les valeurs FIT et MTTF se sont avérées être respectivement de 20 et de 5 618 ans; pour le n-HTGB, le FIT était de 93 avec un MTTF de 1 233 ans. Les utilisateurs finaux doivent être encouragés par le fait que ces résultats sont cohérents avec les rapports de rupture diélectrique en fonction du temps (TDDb) publiés par plusieurs fournisseurs.

Le phénomène de dégradation bipolaire des jonctions p-n SiC a été largement étudié. Si ce phénomène se


produit dans une diode intrinsèque du MOSFET SiC, on observe une augmentation de la résistance à l'état passant et une chute de tension dans la diode pendant la commutation du courant (révélée par une dérive préjudiciable des caractéristiques de sortie dans le troisième quadrant). Heureusement, les matériaux d'un circuit MOSFET SiC ont mûri, et la densité des défauts cristallins préexistants a désormais diminué dans les matériaux de qualité production. Néanmoins, les MOSFET SiC de chaque fournisseur doivent être évalués. L'université d'État de l'Ohio a récemment comparé la dégradation de diodes intrinsèques après 100 heures de stress à courant nominal ( $V_{GS} = -5V$ ) dans des MOSFET SiC 1200V provenant de plusieurs fournisseurs, ce qui a révélé des disparités substantielles dans la résistance à l'état passant post-stress. Seul le fournisseur C n'a montré aucune dégradation (figure 1).

Des données complémentaires relatives au troisième quadrant sur les mêmes dispositifs ont corroboré la présence (ou l'absence, pour le fournisseur C) d'une dégradation des diodes intrinsèques.

Un autre paramètre important à évaluer est la robustesse par rapport au phénomène d'avalanche qui se fait par commutation inductive « sans pincement » (UIS pour Unclamped Inductive Switching). Le MOSFET est soumis à une surtension alors qu'il est à l'état bloqué, ce qui génère un courant d'avalanche en périphérie de la puce, puisque le canal MOS

**1 EVALUATION DE MOSFET SiC ISSUS DE PLUSIEURS FOURNISSEURS**

Les données du troisième quadrant montrent que seul le MOSFET SiC du fournisseur C n'a subi aucune dégradation de diode intrinsèque.  
 Source : Dr Anant Agarwal et Dr Minseok Kang, université d'État de l'Ohio.



n'est pas amélioré. Cela diffère d'un test de résistance aux courts-circuits, dans lequel le MOSFET est à l'état passant et le courant se répartit plus uniformément sur toute la surface active du dispositif. Pour reproduire fidèlement les conditions réelles, les MOSFET SiC sont soumis à des impulsions UIS répétitives (R-UIS); la stabilité paramétrique et l'intégrité de l'oxyde sont comparées avant et après 100000 impulsions répétitives aux deux tiers du courant nominal (selon la norme MIL-STD-750). Les tensions  $V_{BR}$ ,  $V_{th}$  et  $V_F$  de diode intrinsèque ne sont pas affectées par les R-UIS, ce qui indique une excellente résistance à l'avalanche.

**● Axe n°2: des boîtiers à faible inductance**

La confiance dans le MOSFET SiC étant établie, la prochaine étape vers une solution fondée sur cette technologie est un boîtier de puissance optimisé. Un boîtier de module multipuce efficace doit permettre aux concepteurs de profiter des avantages des conceptions en carbure de

silicium, plutôt que les entraver. Il existe de nombreuses exigences à prendre en compte. Etant donné que les puces du MOSFET SiC sont relativement petites, plusieurs d'entre elles doivent être mises en parallèle pour obtenir une faible résistance à l'état passant. De plus, la puce MOSFET "parallèle" doit commuter avec un timing et une répartition de courant uniforme, ce qui signifie assurer à la fois la symétrie et une faible inductance grâce aux interconnexions des puces.

Un exemple est le boîtier SP6LI de Microchip qui n'insère que 2,9 nanohenrys (nH) d'inductance parasite dans la boucle de puissance, contre 20nH voire plus avec les boîtiers de modules standard. L'inductance de la boucle de puissance est réduite grâce à une disposition des connexions de liaison en courant continu configurées en bandes. Les connexions des substrats sont réparties symétriquement et aussi près que possible de la puce semi-conductrice. S'agissant de la boucle grille-source, des emplace-


ments de résistances de grille en série indépendantes sont utilisés à chacun des douze espaces présents aux positions de commutation haute et basse, afin d'optimiser la synchronisation et la distribution du courant. Les résistances de grille indépendantes réduisent l'inductance parasite insérée dans la boucle grille-source, ce qui protège des shoot-through catastrophiques tout en minimisant les pertes de commutation.

**● Axe n° 3: des drivers de grille intelligents et flexibles**

Le troisième élément critique pour une solution système à base de tout SiC est la commande. Une fois de plus, la capacité de commutation rapide des MOSFET SiC met un système non optimisé en danger de défaillance vis-à-vis des interférences électromagnétiques (EMI) ou de pics de tension transitoires. Il faut donc une nouvelle classe de technologie de driver de grille qui permette aux concepteurs de manipuler la dynamique de commutation et d'arriver à

### 2 TECHNIQUE DE COMMUTATION AUGMENTÉE

Les drivers de grille numérique à commutation augmentée permettent aux concepteurs d'identifier facilement les points de conception optimale et de quantifier leurs valeurs.



souris, plutôt qu'en passant des heures avec un fer à souder. Les drivers de grille numériques offrent aussi plus d'intelligence. Par exemple, ils peuvent servir à déclencher un profil d'extinction entièrement différent en cas de défaillance pour mieux garantir la sécurité de fonctionnement. L'intégration des méthodes AS dans la protection contre les courts-circuits renforce l'utilisation d'une faible  $R_g$ , tout en amenant le MOS-

FET à effectuer une transition plus douce et mieux contrôlée jusqu'à l'extinction, avec un risque d'avalanche réduit. Parmi les autres caractéristiques configurables, citons les mesures de diagnostic en temps réel, comme la tension de liaison CC et la surveillance de température.

A l'heure où les concepteurs d'électronique de puissance passent des IGBT silicium aux MOSFET SiC, ils comptent de plus en plus sur les fournisseurs de composants pour leur fournir les éléments critiques dont ils ont besoin pour créer des solutions système complètes. Il s'agit notamment d'un MOSFET SiC d'une robustesse éprouvée, d'un boîtier ultra-basse induction et d'une nouvelle catégorie de drivers de grille intelligents facilitant l'optimisation. Chacun de ces éléments est un prérequis pour rationaliser le parcours de conception SiC, de l'évaluation initiale au déploiement sur le terrain.

des compromis optimaux. En outre, le driver de grille doit permettre une détection et une réponse rapides aux conditions de surtension, car les MOSFET SiC les supportent moins longtemps que la plupart des IGBT en silicium.

Grâce à une technique brevetée appelée commutation augmentée, les drivers de grille numériques récents permettent de s'arrêter pendant un certain temps à une certaine tension  $V_{GS}$  intermédiaire spécifiée par l'utilisateur –pour décharger la capacité de Miller– avant de passer à la tension  $V_{GS}$  hors tension (figure 2). Ce qui contraste avec les approches traditionnelles qui font passer  $V_{GS}$  directement du niveau correspondant à l'état passant au niveau correspondant à l'état bloqué, en n'offrant au concepteur aucune échappatoire vis-à-vis d'autres pièges plus difficiles à éviter, comme l'inductance parasite du câble servant à

connecter la charge par exemple. En effet, des compromis spectaculaires entre overshoot (dépassement de tension) et rendement peuvent être obtenus grâce à de légères modifications du profil de commutation augmentée (niveaux  $V_{GS}$  et temps de pause).

La figure 3 montre des signaux de coupure utilisant deux profils de commutation augmentés et un module MOSFET SiC 1200V en boîtier D3 (106x62x31 mm). On peut voir que choisir une tension  $V_{GS}$  intermédiaire inférieure réduit les pertes de commutation lorsque le rendement est la priorité, tandis que le choix d'une tension  $V_{GS}$  supérieure amortit l'overshoot de la tension  $V_{DS}$  et adoucit les oscillations des trois formes d'onde. Grâce au logiciel de configuration fourni, les paramètres du driver de grille peuvent être ajustés avec précision, à tous les stades du développement, en un clic de

### 3 SIGNAUX DE COUPURE POUR DEUX PROFILS DE COMMUTATION AUGMENTÉS

On voit ici les formes d'onde à l'extinction montrant les impacts de la commutation augmentée sur un module MOSFET SiC.

